[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200710306670.6 申请日: 2007-11-23
公开(公告)号: CN101442073A 公开(公告)日: 2009-05-27
发明(设计)人: 菊地修一;中谷清史;田中秀治 申请(专利权)人: 三洋电机株式会社;三洋半导体株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L27/088;H01L21/336;H01L21/8234
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种在含有DMOS晶体管的半导体器件中,减小芯片面积且导通电阻低、电流驱动能力高的DMOS晶体管。在N型外延层(2)的表面上形成相反导电类型(P型)的P+W层(4),在该P+W层(4)内形成DMOS晶体管(50)。用P+W层(4)使外延层(2)与漏极区域绝缘。由此,就能够在用绝缘分离层(15)包围的一个区域内混载DMOS晶体管和其它的器件元件。此外,在栅极(6)下方的P+W层(4)的表面区域中形成N型FN层(20)。形成与栅极(6)的漏极层(12)侧的端部相邻接的N+D层(23)。此外,在漏极层(12)的接触区域的下方,形成比漏极层(12)更深的P型杂质层(P+D层(22)、FP层(24))。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1、一种半导体器件,其特征在于,包括:在第1导电类型的半导体层的表面上形成的、具有元件分离功能的第2导电类型的阱层;和在上述阱层内形成的DMOS晶体管,上述DMOS晶体管包括:包含在上述阱层的表面上形成的沟道区域的第2导电类型的体层;在上述体层的表面上形成的第1导电类型的源极层;在上述体层的一部分上隔着栅极绝缘膜形成的栅极;在上述阱层的表面上形成的第1导电类型的漏极层;和在上述栅极下方形成的、降低导通电阻的第1导电类型的第1扩散层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社,未经三洋电机株式会社;三洋半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710306670.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top