[实用新型]一种提高内部集成电路通信可靠性的电路无效
| 申请号： | 200720073839.3 | 申请日： | 2007-08-21 |
| 公开（公告）号： | CN201114096Y | 公开（公告）日： | 2008-09-10 |
| 发明（设计）人： | 刘才勇 | 申请（专利权）人： | 上海广电(集团)有限公司中央研究院 |
| 主分类号： | H04L1/22 | 分类号： | H04L1/22;H04B1/74 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 王洁 |
| 地址： | 200233*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种提高内部集成电路通信可靠性的电路，用于主机端和设备端之间的通信，该电路至少包括一个时钟信号线路和数据线路，主机端和设备端均同时接到时钟信号线路和数据线路，数据线路串接一个上拉电阻和一个电源，时钟信号线路串接一个上拉电阻和一个电源；其中，在设备端和数据线路之间串接一个第一限流电阻，设备端和时钟信号线路之间串接一个第二限流电阻；在设备端和第一限流电阻之间还旁接一个第一去耦电容，在设备端和限流电阻之间还旁接一个第二去耦电容。与现有技术相比，由于去耦电容具有隔直流，通交流的特性，其可以有效滤除高频信号特征的毛刺；两个限流电阻对线路电流进行限流，不仅降低了电流，进而降低了功耗。 | ||
| 搜索关键词： | 一种 提高 内部 集成电路 通信 可靠性 电路 | ||
【主权项】：
1、一种提高内部集成电路通信可靠性的电路，用于低速接口器件和高速接口器件之间的通信，该电路至少包括一个时钟信号线路和数据线路，低速接口器件和高速接口器件均接到时钟信号线路和数据线路，数据线路串接一个上拉电阻和一个电源，时钟信号线路串接一个上拉电阻和一个电源；其特征在于：高速接口器件和数据线路之间的线路上旁接一个第一去耦电容，高速接口器件和时钟信号线路之间的线路上旁接了一个第二去耦电容。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海广电(集团)有限公司中央研究院，未经上海广电(集团)有限公司中央研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200720073839.3/，转载请声明来源钻瓜专利网。
- 上一篇：电子卡连接器
- 下一篇：带定时器的手机充电器
