[实用新型]任意波形低频信号源

摘要

本实用新型涉及一种任意波形低频信号源，它在现有的直接数字合成技术的基础上改进而成的，其主要改进点是采用用小规模集成电路搭建的DDS用相位累加器。所述的直接数字合成用相位累加器由频率控制字锁存器、12位地址加法器、12位地址锁存器、波形存储器、波形数据锁存器组成。本实用新型的有益效果如下：具有低价、高速的特点，并能提供任意波形；本实用新型的设计思想及具体电路可广泛应用于FPGA和CPLD设计中；可以为大学电工电子实验室提供廉价的实验仪器。

主权项

1.任意波形低频信号源，它包括有单片机控制电路、低频滤波及放大电路；其特征在于它还包括有信号源电路；单片机控制电路的输出端接信号源电路的输入端，信号源电路的输出端接低通滤波及放大电路的输入端，低通滤波及放大电路的输出端接本信号源的信号输出端；所述的信号源电路由用小规模集成电路搭建的直接数字合成用相位累加器、D/A转换器、8位三态数据缓冲器、参考时钟电路、通道选择器组成；所述的直接数字合成用相位累加器由频率控制字锁存器、12位地址加法器、12位地址锁存器、波形存储器、波形数据锁存器组成，频率控制字锁存器的输入端通过数据总线接单片机控制电路中的单片机的P0口，频率控制字锁存器的输出端接12位地址加法器的输入端，12位地址加法器的输出端接12位地址锁存器的输入端，12位地址锁存器的一路输出接12位地址加法器的输入端，其另一路输出接波形存储器的一路输入端，波形存储器的另一路输入端经8位三态数据缓冲器接单片机控制电路中的单片机的P0口，波形存储器的一路输出接12位地址加法器的输入端，其另一路输出接波形数据锁存器的输入端，波形数据锁存器的输出端接D/A转换器的输入端；D/A转换器的输出端接低通滤波及放大电路中的跟随器的输入端；参考时钟电路的一路输入端接单片机控制电路中的振荡、分频及定时计数器电路的输出端，参考时钟电路的输出端分别接12位地址锁存器、波形数据锁存器、D/A转换器的时钟端，参考时钟电路的输出端接波形存储器的片选端；通道选择器的输入端接单片机控制电路中的单片机的P0口，通道选择器的一路输出接参考时钟电路的输入端，其另一路输出接低通滤波及放大电路中的8选1模拟选择器的输入端。