[发明专利]具有高速PE间数据再配置功能的处理器阵列系统

摘要

一种处理器阵列系统，包括至少具有三个处理部件(PE)块的PE块阵列，该PE块包含M个PE，各PE块通过M条左连接线BO与其它的PE块连接，同时还通过M条右连接线B1与另外的PE块连接；上述PE块中所含有的上述PE包括：选择电路(LS)，从连接距离M的各PE的1条上述左连接线B0和来自PE块内的其它PE的连接线之中选择1条信号线；选择电路(RS)，从连接距离M的各PE的1条上述右连接线(B1)和来自PE块内的其它PE的连接线之中选择1条信号线；和用于从选择电路(LS)和选择电路(RS)的输出中选择1条信号线的单元；上述处理器阵列系统，进行如下这样工作，依据来自控制处理器的命令码，所有PE使用左连接线BO和右连接线B1，向M邻接的左和右的PE传输数据，同时在传输缓冲器中存储分别从右M连接和左M连接传送过来的数据。

主权项

1、一种处理器阵列系统，包括至少具有三个处理部件块的处理部件块阵列，以下将处理部件称为PE，该PE块包含多个即M个PE；其特征在于，至少一个PE块，通过M条的每1条都是规定位的第1信号线来连接与上述一个PE块不同的至少一个其它的PE块、同时还通过M条的每1条都是规定位的第2信号线来连接与上述一个PE块及上述其它PE块不同的至少一个另外的PE块；上述一个PE块中所含的上述PE包括：选择电路，从上述M条第1信号线和上述M条第2信号线之中选择1条信号线。