[发明专利]包括覆盖在沟槽中形成的选择栅上的控制栅的可编程结构有效
| 申请号： | 200780011108.9 | 申请日： | 2007-02-26 |
| 公开（公告）号： | CN101410962A | 公开（公告）日： | 2009-04-15 |
| 发明（设计）人： | 克雷格·T·斯维夫特;高里尚卡尔·L·真达洛雷;保罗·A·英格索尔 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;陆锦华 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储单元包括在半导体层(102)中限定的第一沟槽下面的第一源/漏区。第二源/漏区在半导体层中的第二沟槽下面。用选择栅介质给第一沟槽(108)中的第一选择栅(130-1)和第二沟槽(108)中的第二选择栅(130-2)加衬里。电荷存储叠层覆盖在选择栅上面，且控制栅覆盖在该叠层上面。DSE可包括多晶硅的严谨聚集物。第一和第二选择栅的上表面低于第一和第二沟槽的上表面。控制栅可以是垂直于选择栅而横贯并延伸的连续控制栅。该单元可包括半导体层的接触。控制栅可包括覆盖在第一选择栅上面的第一控制栅和覆盖在第二选择栅上面的第二控制栅。 | ||
| 搜索关键词： | 包括 覆盖 沟槽 形成 选择 控制 可编程 结构 | ||
【主权项】：
1.一种制造存储器件阵列中的存储器件的方法，包括：在半导体层中形成第一和第二沟槽；在所述第一和第二沟槽下方分别形成第一和第二源/漏区；在所述第一和第二沟槽中分别形成第一和第二选择栅；在所述第一和第二选择栅的上面形成电荷存储叠层，其中所述电荷存储叠层包括不连续存储元件(DSE)层；以及在所述电荷存储层上面形成控制栅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780011108.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
