[发明专利]闪存装置中漏电流及程序干扰的减少有效
| 申请号： | 200780014937.2 | 申请日： | 2007-04-05 |
| 公开（公告）号： | CN101432822A | 公开（公告）日： | 2009-05-13 |
| 发明（设计）人： | K-T·常;T·瑟盖特 | 申请（专利权）人： | 斯班逊有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/12;G11C16/34;G11C5/14 |
| 代理公司： | 北京戈程知识产权代理有限公司 | 代理人： | 程 伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种依照本发明的范例实施例配置的闪存系统(300)使用虚拟接地阵列架构(302)。于程序化操作期间，用负衬底偏压来偏压目标内存单元(706)，以减少或消除漏电流，否则该漏电流可能传导通过该目标内存单元(706)。该负衬底偏压亦藉由在位线(BL2)下方将空乏区(714)延伸得更深而减少于邻接目标单元的单元(708)中之程序干扰的发生，该位线(BL2)对应于目标装置之漏极。该负衬底偏压于验证操作(程序验证、软程序验证、擦除验证)期间亦可施加于目标内存单元(706)，以减少或消除漏电流，否则该漏电流于验证操作期间可能引出错误。 | ||
| 搜索关键词： | 闪存 装置 漏电 程序 干扰 减少 | ||
【主权项】：
1、一种程序化非挥发性内存装置的方法，该非挥发性内存装置具有设置于虚拟接地架构中的单元阵列，各单元包含对应于该阵列中的字符线(702)的栅极、形成于半导体衬底(710)中并对应于该阵列中的位线的可选择的源极/漏极、以及形成于该半导体衬底(710)中并对应于该阵列中的位线的可选择的漏极/源极，该方法包括下列步骤：选择该阵列中的目标单元(706)以用于程序化；施加程序化电压至对应于该目标单元(706)的该字符线(702)；施加漏极偏压至对应于该目标单元(706)的该漏极的第一可选择位线(BL2)；以及在该目标单元(706)的该半导体衬底(710)处用负衬底偏压控制位线漏电流。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于斯班逊有限公司，未经斯班逊有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780014937.2/，转载请声明来源钻瓜专利网。
- 上一篇：矿车加装减震装置的方法
- 下一篇：用于擦除及程序化内存器件的方法
