[发明专利]用于以三维结构在高速缓存分层结构中的层之间实现非常高的带宽的方法，以及由此得到的三维结构有效
| 申请号： | 200780018885.6 | 申请日： | 2007-06-15 |
| 公开（公告）号： | CN101473436A | 公开（公告）日： | 2009-07-01 |
| 发明（设计）人： | P·G·埃马;J·U·克尼克尔伯克尔;C·S·帕特尔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 屠长存 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种计算机芯片，其构造为具有至少一个单层芯片、至少一个多层芯片堆叠、以及以小于100微米直径的电互连为特征的载体封装，其中单层芯片和多层芯片堆叠中的每一个电耦合到载体封装的电互连，并且单层芯片通过载体封装通信地耦合到多层芯片堆叠，使得电信号在单层芯片和多层芯片堆之间的给定距离上大体上以对于单层芯片在该给定距离上的传输速度传输。单层芯片可以是具有多个内核的处理器，而多层芯片堆叠可以是存储器高速缓存堆叠。具有至少每平方厘米2500个互连那么大的密度的互连通路将单层芯片和多层芯片堆叠电耦合到载体封装。 | ||
| 搜索关键词： | 用于 三维 结构 高速缓存 分层 中的 之间 实现 非常 带宽 方法 以及 由此 得到 | ||
【主权项】：
1. 一种计算机芯片结构，包括：至少一个单层芯片；至少一个多层芯片堆叠；以及以小于一百(100)微米直径的电互连为特征的载体封装，其中所述单层芯片和所述多层芯片堆叠每一个电耦合到所述载体封装的电互连，并且所述单层芯片通过所述载体封装通信地耦合到所述多层芯片堆叠，使得电信号在所述单层芯片和所述多层芯片堆叠之间的给定距离上大体上以对于单层芯片在所述给定距离上的传输速度传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780018885.6/，转载请声明来源钻瓜专利网。
- 上一篇：具有低串扰的PMOS像素结构
- 下一篇：高级CMOS器件的接触电阻减小的方法
- 同类专利
- 专利分类
