[发明专利]非易失性半导体存储器及其驱动方法

摘要

本发明的课题为提供一种非易失性半导体存储器，其由利用了避免写入速度和读取速度的下降的岛状半导体层的侧壁的存储单元构成。为了解决上述课题，上述非易失性半导体存储器在半导体衬底上形成岛状半导体层，该岛状半导体层具有下列构成而组成非易失性半导体存储单元，即：漏极扩散层，其形成于岛状半导体层上部；源极扩散层，其形成于岛状半导体层下部；电荷蓄积层，其隔着栅极绝缘膜而形成于夹置在漏极扩散层和源极扩散层的侧壁的沟道区域上；以及控制栅极，其形成于电荷蓄积层上。将该非易失性半导体存储单元以阵列状排列且将连接于漏极扩散层的比特线布线于列方向，将控制栅极线布线于行方向，将连接于源极扩散层的源极线布线于列方向，其中，上述非易失性半导体存储器是按每规定数的控制栅极线形成连接于源极线的共用源极线，该共用源极线由金属形成，将该共用源极线布线于行方向。

主权项

1. 一种非易失性半导体存储器，其中，从衬底侧顺次形成源极区域、沟道区域以及漏极区域并具有隔着栅极绝缘膜而形成于所述沟道区域的外侧的电荷蓄积层以及隔着绝缘层以覆盖该电荷蓄积层的方式形成于该电荷蓄积层的外侧的控制栅极的存储单元，以n行m列的阵列状配置于所述衬底上，该非易失性半导体存储器包含有下列布线而构成，且使用热电子注入进行向电荷蓄积层的电荷注入，即：多条源极线，其以将排列于所述阵列的列方向的存储单元的源极区域相互连接的方式布线于列方向；多条平行的比特线，其以将排列于所述列方向的存储单元的漏极区域相互连接的方式布线于列方向；以及多条栅极线，其以将排列于与所述列方向实质上垂直的行方向的存储单元的控制栅极相互连接的方式布线于行方向。