[发明专利]具有双阈值电压的基于多晶体管的非易失性存储单元

摘要

一种布置在半导体衬底(1)上的基于多晶体管的非易失性存储单元(M1)包含至少一个存取晶体管(AT1；AT2；AT2’；AT2”)和至少一个存储晶体管(TM2a；TM2b；TM2c；TM2d)。所述至少一个存取晶体管是“常断”晶体管，并且包含第一扩散区和第二扩散区(S1，S2)、存取沟道区(R1)和存取栅极(AG)。存取沟道区在第一扩散区和第二扩散区之间。所述至少一个存储晶体管包含第三扩散区和第四扩散区(S2，S3)、沟道区(R2)、电荷俘获组件(01-N-02)和控制栅极(CG)。沟道区在第三扩散区和第四扩散区之间，并且电荷俘获组件位于沟道区之上，而控制栅极位于电荷俘获组件之上。半导体衬底为第一导电类型。至少一个存储晶体管被提供了具有在零伏以上的上限和在零伏以下的下限的存储阈值电压窗。

主权项

1. 一种布置在半导体衬底(1)上的基于多晶体管的非易失性存储单元(M1)，其包含：至少一个存取晶体管(AT1；AT2；AT2’；AT2”)和至少一个存储晶体管(TM2a；TM2b；TM2c；TM2d)；所述至少一个存取晶体管包含第一扩散区和第二扩散区(S1，S2)、存取沟道区(R1)和存取栅极(AG)，其中存取沟道区布置在第一扩散区和第二扩散区之间；所述至少一个存储晶体管包含第三扩散区和第四扩散区(S2，S3)、沟道区(R2)、电荷俘获组件(01-N-02)和控制栅极(CG)；所述沟道区布置在第三扩散区和第四扩散区之间，电荷俘获组件布置在所述沟道区之上并用于存储电荷，控制栅极布置在电荷俘获组件之上；所述半导体衬底为第一导电类型；所述至少一个存取晶体管为“常断”晶体管；所述至少一个存储晶体管被提供了存储阈值电压窗，存储阈值电压窗具有在零伏以上的上限和在零伏以下的下限。