[发明专利]NAND快闪存储器单元阵列及使用自适应存储器状态分割的方法

摘要

本发明揭示一种组织成NAND串的NAND型快闪存储器，其中每一NAND串是一串联存储器单元链且通过所述串的两个端上的选择晶体管连接到位线或源极线。邻近NAND串的两个端的存储器单元尤其易于出现由于编程干扰所致的错误。采用自适应存储器状态分割方案来克服所述错误，在所述方案中，除邻近两个端的其中存储有相对较少的位的存储器单元以外，每一存储器单元通常经分割以存储多个数据位。以此方式，所述在邻近NAND串的两个端的存储器单元中存储相对较少的位提供充足的容限以克服所述错误。举例来说，在经设计以存储2-位数据的存储器中，邻近NAND串的两个端的单元将各自经配置以存储所述2-位数据中的一个位。

主权项

1、一种在非易失性存储器中将数据存储在所述非易失性存储器中的方法，所述非易失性存储器具有组织成NAND串的存储器单元阵列，每一存储器单元是具有源极及漏极、电荷存储元件及控制栅极的电荷存储晶体管，每一NAND串具有源极端及漏极端且由一系列电荷存储晶体管形成，所述一系列电荷存储晶体管通过一个单元的所述漏极以菊花链方式连接到邻近电荷存储晶体管的所述源极且可通过源极选择晶体管切换到所述源极端且可通过漏极选择晶体管切换到所述漏极端，所述方法包含：将每一NAND串的所述存储器单元区分为第一群组及第二群组，所述第二群组的所述存储器单元邻近所述源极选择晶体管或所述漏极选择晶体管且所述第一群组的所述存储器单元是所述第二群组的补充；在所述第一群组的每一存储器单元中存储第一预定数目的数据位；及在所述第二群组的每一存储器单元中存储小于所述第一预定数目的第二预定数目的数据位。