[发明专利]以减少的编程干扰编程NAND快闪存储器

摘要

当存储器装置从主机接收两个或两个以上多位以存储在非易失性存储器中时，所述装置首先将所述位存储在易失性存储器中。接着，在将所述位存储在所述非易失性存储器中的过程中，所述装置将所述易失性存储器的一些单元的阈值电压提高到高于验证电压的值。在那些阈值电压实质上保持在那些电平时，所述装置将所述易失性存储器的其它单元的所述阈值电压提高到低于所述验证电压的值。最终，每一单元存储来自每一多位的一个或一个以上位。优选的是，所有所述单元共享共同字线。数据存储装置就存储由在系统上运行的应用程序产生的多位而言以类似方式操作。

主权项

1.一种存储器装置，其包含：(a)非易失性存储器，其包括多个单元；(b)易失性存储器；以及(c)控制器，其操作以响应于从所述存储器装置的主机接收至少两个多位而存储在所述存储器装置中：(i)将所述至少两个多位存储在所述易失性存储器中；以及(ii)在所述将所述至少两个多位存储在所述易失性存储器中之后：通过包括以下各项的步骤将所述至少两个多位存储在所述多个单元中：(A)将所述单元中的第一至少一者的阈值电压提高到大于验证电压的第一值，以及(B)在每一所述第一至少一个单元的所述阈值电压实质上保持在所述第一值时，将所述单元中的第二至少一者的阈值电压提高到小于所述验证电压的第二值，其中所述多位中的每一者的至少一个位被存储在所述单元中的至少一者中。