[发明专利]非易失性存储器的成扇形展开的高速系统体系结构和输入/输出电路无效
| 申请号： | 200780047578.0 | 申请日： | 2007-12-17 |
| 公开（公告）号： | CN101568904A | 公开（公告）日： | 2009-10-28 |
| 发明（设计）人： | R·罗茨曼;S·埃勒特;S·卡瓦米;G·欣顿 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/04 | 分类号： | G06F12/04;G06F12/00;G11C16/06 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 朱海煜;王丹昕 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在各个实施例中，诸如NAND闪存设备的多个非易失性存储器设备可以按照成扇形展开的配置连接到主机控制器设备，该配置允许这些存储器设备中的每个存储器设备同时执行读和/或写操作。每个非易失性存储器设备可以包括高速输入电路和高速输出电路，以便使进出存储器的传输不受闪存读/写接口的速度的限制。 | ||
| 搜索关键词： | 非易失性存储器 扇形 展开 高速 系统 体系结构 输入 输出 电路 | ||
【主权项】：
1、一种系统，包括：控制器；以及经由互连耦合到所述控制器的多组存储器设备，所述多组存储器设备中的每组存储器设备包括多个存储器设备，其中在所述互连上时间复用要传送到所述多组存储器设备中的每组存储器设备或从所述多组存储器设备中的每组存储器设备传送的数据，并且在所述多组存储器设备中的每组存储器设备与所述控制器之间提供数据有效信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780047578.0/，转载请声明来源钻瓜专利网。
