[发明专利]电容单元、集成电路、集成电路设计方法以及集成电路制造方法有效
| 申请号： | 200780052396.2 | 申请日： | 2007-03-29 |
| 公开（公告）号： | CN101647111A | 公开（公告）日： | 2010-02-10 |
| 发明（设计）人： | 金成克直 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/822;H01L27/04 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 雒运朴;李 伟 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的一实施方式涉及的电容单元，将用于积蓄静电容量的多晶硅栅(6)扩大到单元框(2)中的电源布线位置和接地布线位置。此外，不限于将多晶硅栅(6)扩大到单元框(2)中的电源布线位置和接地布线位置的情况，也可以将多晶硅栅(6)扩大到电源布线位置或接地布线位置的任意一方。这样，在电容单元中主要影响到静电容量的积蓄量的扩散层(3)和多晶硅栅(6)的重复部分的面积(X×Y)被扩大。 | ||
| 搜索关键词： | 电容 单元 集成电路 集成电路设计 方法 以及 制造 | ||
【主权项】：
1.一种电容单元，其特征在于，是在作为被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向展开的芯片上的区域的一个或者多个部位上，配置按各处理功能生成的多个单元而构成的集成电路中，在配置了该多个单元后的该部位上的剩余区域分别配置的电容单元，将用于积蓄静电容量的多晶硅栅扩大到为了在上述部位上配置单元而设定的平面四边形状的单元框中的电源布线位置以及/或者接地布线位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780052396.2/，转载请声明来源钻瓜专利网。
- 上一篇：畸变校正控制装置和畸变校正控制方法
- 下一篇：一种触圈式插孔合件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
