[发明专利]半导体存储器件及其制造方法无效
| 申请号： | 200810002248.6 | 申请日： | 2004-08-30 |
| 公开（公告）号： | CN101202249A | 公开（公告）日： | 2008-06-18 |
| 发明（设计）人： | 平野有一;一法师隆志;前川繁登;新居浩二 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/8244 | 分类号： | H01L21/8244;H01L21/84;H01L21/768 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘杰;刘宗杰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体存储器件及其制造方法。本发明的课题是，抑制SRAM单元的形成面积的增大并谋求工作的稳定。在SRAM单元的存取MOS晶体管Q5的栅电极(33)上，形成与字线连接的接触(45)。接触(45)穿通元件隔离绝缘膜(14)，抵达SOI层(13)。驱动MOS晶体管Q1的体区与第1存取MOS晶体管Q5的体区经元件隔离绝缘膜(14)下方的SOI层(13)相互电连接。因而，存取MOS晶体管Q5在其栅电极与体区之间形成用接触(45)连接的DTMOS结构，接触(45)还与第1驱动晶体管Q1的体区电连接。 | ||
| 搜索关键词： | 半导体 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体存储器件的制造方法，其特征在于：具备：(a)在半导体层中形成第1导电类型的阱区的工序；(b)通过在上述阱区的上表面部有选择地形成元件隔离绝缘膜，以规定有源区的工序；(c)在上述有源区，各自形成具有栅电极、第1导电类型的体区和第2导电类型的源/漏区的存取MOS晶体管和驱动MOS晶体管，形成覆盖它们的层间绝缘膜的工序；(d)在上述层间绝缘膜上，形成抵达上述存取MOS晶体管的上述栅电极和上述元件隔离绝缘膜下面的上述阱区的第1接触孔的工序；(e)在上述第1接触孔内注入上述第1或第2导电类型的杂质的工序；以及(f)通过在上述第1接触孔内埋入规定的金属以形成接触的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810002248.6/，转载请声明来源钻瓜专利网。
- 上一篇：芯片集成LED在光子治疗领域的应用
- 下一篇：防止溢胶的球格阵列封装构造
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
