[发明专利]静电放电引导电路

摘要

一种静电放电引导电路，其用于一大尺寸开放式漏极电路的静电放电防护电路，包括：电压源，用以提供电压；第一PMOS，耦接至电压源；第一NMOS，耦接至PMOS；寄生二极管，耦接至PMOS；第二NMOS，耦接至PMOS的漏极；第一寄生电容，耦接至第二NMOS；第二寄生电容，耦接至第一寄生电容与第二NMOS；以及栅极电压提升电路，耦接至第二NMOS的栅极与源极，栅极电压提升电路包括：第三NMOS；第一电容耦接至第三NMOS的源极；接地端；和第一电阻耦接于第一电容与接地端。其利用栅极电压提升电路用以提升第二NMOS的栅极电压。本发明可以解决NMOS栅极电压过低以及不正常导通而降低静电放电防护表现等问题。

主权项

1.一种静电放电引导电路，其特征在于，用于一输出电路，该输出电路包括：一电压源，用以提供一电压；一第一P型金属氧化物半导体，耦接至该电压源；一第一N型金属氧化物半导体，耦接至该P型金属氧化物半导体；一寄生二极管，耦接至该P型金属氧化物半导体；一第二N型金属氧化物半导体，耦接至该P型金属氧化物半导体的漏极；一第一寄生电容，耦接至该第二N型金属氧化物半导体；一第二寄生电容，耦接至该第一寄生电容与该第二N型金属氧化物半导体；以及一栅极电压提升电路，耦接至该第二N型金属氧化物半导体的栅极与源极，其中该栅极电压提升电路包括：一第三N型金属氧化物半导体；一第一电容耦接至该第三N型金属氧化物半导体的源极；一接地端；和一第一电阻耦接于该第一电容与该接地端。