[发明专利]一种用于高速串行接口中的模拟判决反馈均衡器

摘要

本发明涉及一种用于高速串行接口中的模拟判决反馈均衡器，其主要采用高频补偿电路、模拟补偿信号生成电路、第一模拟加法器、第一、第二、第三位移比较器、第一输出复用器、第二、第三模拟加法器、第二输出复用器、误差寄存器、投票逻辑计数器及锁定判定电路通过端口连接。待处理的模拟信号由高频补偿电路输入，经过高频补偿电路后，和模拟补偿信号生成电路的输出通过第一模拟加法器补偿节点；所述第一、第二两个位移比较器和第一输出复用器用于判定输出数据。所述第二、第三模拟加法器和第二输出复用器可构成误差生成电路。本发明对模拟电路的线性和绝对误差要求较低，可节省设计成本，对补偿电路的模拟加法器有较好的线性，不会造成补偿误差。

主权项

1、一种用于高速串行接口中的模拟判决反馈均衡器，包括：第二输出复用器(19)、第三位移比较器(20)、误差寄存器(21)、投票逻辑计数器(22)及锁定判定电路(23)，其特征是采用高频补偿电路(11)输出端与第一模拟加法器(13)输入端连接，模拟补偿信号生成电路(12)输出端与第一模拟加法器(13)连接，第一模拟加法器(13)输出端分别与第一位移比较器(14)、第二位移比较器(15)的输入端相连，第一、第二位移比较器(14)、(15)输出端分别与第一输出复用器(16)输入端连接；第一输出复用器(16)的选择端与一个时钟前数据值(D1)相连，根据时钟前数据值(D1)的判定值，选择第一、第二位移比较器(14)、(15)输出中的一个作为当前数据值(D0)的输出；第二模拟加法器(17)、第三模拟加法器(18)的输入端分别与第一模拟加法器(13)的输出端相连，输入端分别与寄存器(11)输出的(+f1、-f1)相连，当前数据值(D0)与投票逻辑计数器(22)输入端相连；第二输出复用器(19)的输出端与第三位移比较器(20)的输入端相连，第三位移比较器(20)的输出端与误差寄存器(21)输入端相连接，误差寄存器(21)输出端与投票逻辑计数器(22)输入端相连接，投票逻辑计数器(22)输出端与锁定判定电路(23)的输入端相连；待处理的模拟信号由高频补偿电路(11)输入端输入，模拟信号经过高频补偿电路(11)后，和模拟补偿信号生成电路(12)的输出通过第一模拟加法器(13)补偿(ISI)节点中的(f2-f5)节点；所述第一、第二两个位移比较器(14)、(15)和第一输出复用器(16)用于判定输出数据；所述第二、第三模拟加法器(17)、(18)和第二输出复用器(19)用于误差输出判断电路中判定输出数据；所述的第三位移比较器(20)用于比较第二复用器(19)的输出与寄存器(f0)的值，误差寄存器(21)用于存贮第三位移比较器(20)的输出，误差寄存器(21)的值输入到投票逻辑计数器(22)，为投票逻辑所用，投票逻辑计数器(22)的输出与锁定判定电路(23)的输入相连，锁定判定电路(23)提供(DFE)锁定输出。