[发明专利]可编程逻辑器件快速逻辑块映射方法

摘要

本发明属于电子技术领域，具体为一种FPGA快速逻辑块映射方法。提出对可编程逻辑单元分层分类映射以降低算法的复杂度、引入匹配度系数以提高算法的性能，得到了一种高性能的快速FPGA逻辑块映射方法。实验数据表明，本发明的性能与传统的子图同构匹配映射算法相比提高了12.59％，算法复杂度大大降低，由O(mⁿ)降至O(m^n/2)，可广泛地应用于现代主流FPGA逻辑单元结构的映射，并极大地提高FPGA逻辑块映射模块在整个FPGA CAD流程中的运行效率及算法可扩展性。这种高性能快速FPGA逻辑块映射方法还可以指导FPGA可编程逻辑单元硬件结构设计，使得硬件设计工程师在流片前的就可以预估可编程逻辑单元的结构优劣，大大缩短设计周期，提高新器件的设计成功率，节约设计成本。

主权项

1、一种可编程逻辑器件的快速逻辑块映射方法，其特征在于具体步骤如下：(1)将电路中的组合电路部分和时序电路部分分开；(2)存储时序电路部分；(3)对组合电路部分进行功能电路的匹配；(4)将时序电路部分加入到匹配后的电路中；(5)结束；其中第(3)步对组合电路部分进行匹配的具体步骤为：(3.1)将原始电路的输出端口集作为待匹配子电路的输出端口集；(3.2)从待匹配子电路的输出端口集出发，找到该层子电路及该层子电路的输入端口集；(3.3)对该层子电路进行功能电路匹配；(3.4)检查该子电路的输入端口集是否是原始电路的输入端口集的子集，是的话，转到步骤(3.6)；(3.5)将该层子电路的输入端口集置为下层待匹配子电路的输出端口集，转到步骤(3.2)；(3.6)结束；其中第(3.3)步对子电路进行匹配的具体步骤为：(3.3.1)将该层子电路的最大匹配度置为0；(3.3.2)搜索待匹配子电路，找到所有的中间线网，按照该线网的输入输出端口所对应的元件对该线网进行重标记；组成待匹配电路的路径集；(3.3.3)组合待匹配电路中的路径集，首先按照贪婪算法，寻找最大的可匹配的路径子集进行匹配，循环进行，直至所有的路径都被匹配；(3.3.4)计算该层子电路的匹配度；(3.3.5)检查计算所得的匹配度是否为最大，否的话，转到步骤(3.3.3)；(3.3.6)存储匹配好的所有编程点信息；(3.3.7)结束。