[发明专利]一种高监控覆盖率片上系统调试平台

摘要

本发明属于集成电路设计技术领域，具体为一种高监控覆盖率的片上系统调试平台。该调试平台的硬件构架包括调试核心、时钟控制模块，断点控制模块和微处理器等，其中调试核心由测试交互端口状态、寄存器组和输出选择组成。微处理器由微处理核心和串行长扫描链组成。对于寄存器监控调试，采用长扫描链的方法，优化并兼顾了面积、周期耗费和测试率等关键性能；对于调试命令切换，构造了保护映像寄存器(PMREG)，在耗费面积小的前提下保证了系统稳定性。本发明具有高监控覆盖率、高稳定性、短响应时间等特点，广泛适用于多种微处理器系统和微控制器系统的调试与监控。

主权项

1、一种高监控覆盖率片上系统调试平台，其特征在于其硬件组成包括调试核心(1)、断点控制模块(2)、时钟控制模块(3)和微处理器(4)；其中：调试核心(1)由测试交互端口状态机(11)、寄存器组模块、输出选择(16，17)三大部分组成；客户端发送的测试模式选择(TMS)，测试数据输入(TDI)数据流在测试时钟输入(TCK)驱动下经过状态机(11)指令译码，输出调试核心状态与调试指令给其他子模块；寄存器组模块由旁路寄存器(12)、通用数据寄存器(13)、指令寄存器(14)和可扩展的特殊寄存器(15)组合构成；其中，特殊寄存器(15)包括断点寄存器(155)、保护镜像寄存器(156)、标识寄存器(151)、短扫描链数据(152)、短扫描链数据(153)和边界扫描寄存器(154)；旁路寄存器(12)、通用数据寄存器(13)、指令寄存器(14)的输入端接为测试数据输入，输出端接输出选择(17)，特殊寄存器(15)的输入端接测试数据输入，输出端接特殊寄存器选择输出(16)，然后连到输出选择(17)，输出选择(16)和输出选择(17)是输出选择逻辑，根据状态机(11)状态和各寄存器值，控制及锁存后输出到测试数据输出；断点控制模块(2)由断点存储器(21)、断点比较逻辑(24)、断点序列逻辑(22)分别和多路选择(23)连接组成；当前指令为断点相关时，测试交互端口状态机(11)状态进入到串行扫描，然后接收测试数据输入串行移入的断点数据，根据断点序列逻辑(22)的选择信息，经过多路选择(23)后，动态更新断点存储器(21)；当微处理器(4)运行时，断点比较逻辑(24)判断是否有当前某个有效断点与程序计数器值相等；时钟控制模块(3)是调试系统的时钟控制器，它处理输入的调试指令，输出不同的时钟，实现微处理器(4)状态切换，它由计数器(31)、脉冲产生模块(32)、多路选择器(33)组成；测试时钟输入、微处理器工作时钟经过同步和锁存，分别作为输入信号进入时钟控制模块(3)内部，时间控制模块(3)对它们选择和控制，分别产生时钟控制模块(3)可能的输出项：测试时钟输入直接对应扫描时钟，微处理器工作时钟直接对应微处理器(4)正常运行时工作时钟，计数器(31)在单步请求控制下发送脉冲(32)，对应单步时钟，恒定高电平对应微处理器(4)无触发时钟；选择信号控制输出多路选择器(33)，决定上述哪种时钟源最终输出到微处理器(4)；微处理器(4)是平台主要被监控的对象，它由微处理器核心和串行长扫描链组成；微处理器核心是各种应用的单片机、精简指令集处理器，长扫描链将所有待监控寄存器单元串联，它的第一和最后一个单元分别被称为长扫描链头和长扫描链尾；本平台同时支持多条短链和长链，在当前调试命令为多条短链扫描时，调试核心(1)通过短扫描链数据寄存器(152)、短扫描链地址寄存器(153)直接与微处理器(4)快速交互；在命令为长链测试扫描时，通过特殊寄存器输出选择(16)和输出选择(17)逻辑和微处理器(4)传输数据。