[发明专利]双端口访问单一动态存储器的接口

摘要

本发明涉及计算机接口，具体为双端口访问单一动态存储器的接口。解决采用双端口RAM器件作为共享存储器和采用总线的分时复用技术访问共享存储器存在的成本、存储器容量、系统性能、易用性等方面的缺陷。包括逻辑仲裁模块、处理器1时序命令接口模块、处理器1数据缓存模块、处理器2时序命令接口模块、处理器2数据缓存模块、动态存储器接口控制模块、初始化模块、刷新模块。该接口使两个或两个以上处理器可以同时并行地访问动态存储器；当一个处理器访问共享动态存储器时，另一个处理器不必等到当前正在访问存储器的处理器访问结束即可开始访问同一个动态存储器；存储器响应处理器的访问需要的时间进一步减少，提升了系统性能。

主权项

1.一种双端口访问单一动态存储器的接口，其特征为：包括逻辑仲裁模块、处理器1时序命令接口模块、处理器1数据缓存模块、处理器2时序命令接口模块、处理器2数据缓存模块、动态存储器接口控制模块、初始化模块、刷新模块；逻辑仲裁模块由对来自初始化模块的初始化请求(A1)、来自刷新模块的刷新请求(A2)、来自处理器1时序命令接口模块的处理器1读写请求(A3)、来自处理器2时序命令接口模块的处理器2读写请求(A4)进行判决的请求判决模块，与请求判决模块相连的状态机模块，与状态机模块相连的控制命令生成模块构成；状态机模块负责整个接口的工作状态的切换并根据所处的工作状态配合控制命令生成模块生成对处理器1时序命令接口模块的响应信号(A5)、对处理器2时序命令接口模块的响应信号(A6)、对动态存储器接口控制模块的控制命令(A7)、初始化响应信号(A8)、刷新响应信号(A9)；处理器时序命令接口模块由时序命令译码模块、地址转化模块和与两者相连的控制器模块构成；时序命令译码模块对处理器发来的控制命令(A10)进行识别和转译，输送给控制器模块，使控制器模块向逻辑仲裁模块发出处理器读写请求信号(A3或A4)，地址转化模块将处理器发来的地址(A12)切换成动态存储器的行和列信号，输送给控制器模块并由控制器模块向动态存储器接口控制模块发出地址信号(A13)；控制器模块同时接收来自逻辑仲裁模块的响应信号(A5或A6)，之后向动态存储器接口控制模块发出读写命令(A14)，向处理器数据缓存模块发出控制命令(A15)；控制器模块还接收来自动态存储器接口控制模块的动态存储器状态信息(A16)，控制器模块向动态存储器接口控制模块发出的读写命令(A14)依据该来自动态存储器接口控制模块的动态存储器状态信息(A16)；处理器数据缓存模块由控制器模块、读写选通分离模块、读数据缓存模块、写数据缓存模块构成，控制器模块接收来自处理器时序命令接口模块中的控制器模块发出的对处理器数据缓存模块的控制命令(A15)，并对读写选通分离模块、读数据缓存模块、写数据缓存模块进行选通控制，读写选通分离模块将处理的读写数据分离到读、写数据缓存模块中；动态存储器接口控制模块由控制器模块、内部命令选通模块、与内部命令选通模块相连的动态存储器命令模块和BANK管理模块、内部数据选通模块、与内部数据选通模块相连的动态存储器数据选通分离模块构成，控制器模块接收来自逻辑仲裁模块中的控制命令生成模块发出的控制命令(A7)并将BANK管理模块所负责的动态存储器状态信息(A16)反馈给处理器时序命令接口模块中的控制器模块，同时对动态存储器接口控制模块中的其它模块进行选通控制；内部命令选通模块在控制器模块的选通控制下对来自各处理器时序命令接口模块中的控制器模块的读写命令(A14)及地址信号(A13)，及来自初始化模块的初始化命令(A17)、来自刷新模块的刷新命令(A18)进行选通并送给动态存储器命令模块和BANK管理模块，动态存储器命令模块与动态存储器的控制信号线、地址信号线相连，BANK管理模块根据对动态存储器操作的命令和地址信号判断存储器内部各BANK和行的状态信息，并将该状态反馈给控制器模块；内部数据选通模块在控制器模块的选通控制下实现与各处理器数据缓存模块中的读数据缓存模块、写数据缓存模块的选通，动态数据选通分离模块直接与动态存储器的数据线相连，并将数据分离成读数据和写数据实现与内部数据选通模块之间的数据交换。