[发明专利]一种具有可变纠错能力的非易失性存储系统及方法有效
| 申请号： | 200810065345.X | 申请日： | 2008-02-03 |
| 公开（公告）号： | CN101499325A | 公开（公告）日： | 2009-08-05 |
| 发明（设计）人： | 吴焯焰;郑涛;常军锋;刘俊秀;石岭 | 申请（专利权）人： | 深圳艾科创新微电子有限公司 |
| 主分类号： | G11C29/42 | 分类号： | G11C29/42;G11C29/40;H03M7/30 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057广东省深圳市南山区高新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有可变纠错能力的非易失性存储系统，该系统包括：系统总线接口模块、RS编码器、RS解码器、NAND读写时序产生器和纠错能力配置模块，纠错能力配置模块通过总线接口模块与外界进行指令输入与纠错信息反馈，所述纠错能力配置模块根据指令分别对RS编码器和RS解码器进行纠错能力配置，并分别将从RS编码器和RS解码器得到的反馈信息通过总线接口模块输出。本发明所述系统兼顾了速度和纠错能力的双方面考虑，实现了不同的工作环境下调节纠错能力，以获得最佳的纠错配置。 | ||
| 搜索关键词： | 一种 具有 可变 纠错 能力 非易失性 存储系统 方法 | ||
【主权项】：
1、一种具有可变纠错能力的非易失性存储系统，该系统包括：系统总线接口模块(101)、RS编码器(102)、RS解码器(103)和NAND读写时序产生器(105)，数据通过系统总线经总线接口模块(101)、RS编码器(102)、NAND读写时序产生器(105)和闪存接口写入存储系统，通过闪存接口经NAND读写时序产生器(105)、RS解码器(103)和总线接口模块(101)进行读操作，其特征在于，所述系统还包括纠错能力配置模块(104)，该模块通过总线接口模块(101)与外界进行指令输入与纠错信息的反馈，所述纠错能力配置模块(104)根据指令分别对RS编码器(102)和RS解码器(103)进行纠错能力配置，并分别将从RS编码器(102)和RS解码器(103)得到的反馈信息通过总线接口模块(101)输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳艾科创新微电子有限公司，未经深圳艾科创新微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810065345.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种铒镱共掺的钨酸镧钠新型可调谐激光晶体
- 下一篇：分布式爬虫集群系统
