[发明专利]时钟树状结构中路径时间延迟量的平衡方法

摘要

本发明揭露一种集成电路设计的时钟树状结构中路径时间延迟量的平衡方法，主要包括下列步骤：(a)计算从根部元件至每一终点元件之间一部份的反相器的路径时间延迟值，将其中最大者定义为目标路径延迟值。(b)将每个终点元件的路径时间延迟值与邻近的终点元件的路径时间延迟值进行比较，并且将比较所得较高的路径时间延迟值分别记录于反相器以及根部元件。(c)将每个反相器的路径时间延迟值与目标路径延迟值进行比较。(d)将差值加入原始的反相器元件类型的路径时间延迟值。(e)将差值加入至该反相器下游的反相器中所记录的路径时间延迟值，以使时钟树状结构的时钟偏移量最小化。

主权项

1. 一种时钟树状结构的路径时间延迟量的平衡方法，在执行时钟树状结构合成以及绕线程序之后，使该时钟树状结构的时钟偏移量最小化，该时钟树状结构包括一根部元件、若干个反相器、若干个终点元件以及该根部元件、所述反相器与所述终点元件之间的若干个信号连接线，其特征在于：该平衡方法包括下列步骤：建立该时钟树状结构；计算由该根部元件经过一部分的所述反相器到达每一所述终点元件的若干个路径时间延迟值，其中将记录在所述终点元件的所述路径时间延迟值中最大者定义为一目标路径延迟值；从每一所述终点元件至该根部元件的路径中，比较每一所述终点元件的该路径时间延迟值与邻近的每一所述终点元件的该路径时间延迟值，并且将比较而产生的该较高路径时间延迟值记录于上游的每一所述反相器，直至所有的所述较高路径时间延迟值分别记录于相对应的每一所述反相器以及该根部元件；比较每一所述反相器的该路径时间延迟值与该目标路径延迟值，以决定是否通过选择一元件类型数据库中的一新元件类型，以使一反相器的元件类型由原始的该元件类型改变至该新元件类型；以及依据每一所述反相器的该路径时间延迟值与该目标路径延迟值的比较结果，以更新该反相器下游的所述反相器以及所述终点元件的路径时间延迟值，使得所述路径时间延迟值趋近于该目标路径延迟值，以使该时钟树状结构的时钟偏移量最小化。