[发明专利]处理器系统、总线控制方法和半导体装置无效
申请号: | 200810095938.0 | 申请日: | 2008-04-25 |
公开(公告)号: | CN101324870A | 公开(公告)日: | 2008-12-17 |
发明(设计)人: | 金子圭介;山本崇夫;山崎雅之;桧垣信生;藏田和司;中西龙太 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | G06F13/36 | 分类号: | G06F13/36;G06F15/167 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 陈萍 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供多处理器系统、总线控制方法和半导体装置,在访问共有存储器的多个主单元之间均等地分配对共有存储器的访问性能,且构成简单,其具备:发行用于访问共有存储器的访问请求的多个主单元(PU0、PU1);和分离传送型总线IF部(4-10),分离地执行受理所述访问请求的请求阶段、与根据受理的访问请求进行数据传送的传送阶段;其中,所述总线IF部(4-10)在从1个主单元不空出规定期间地连续发行多个访问请求的情况下,将对应于该多个访问请求的传送阶段的连续执行次数限制为最多N次。 | ||
搜索关键词: | 处理器 系统 总线 控制 方法 半导体 装置 | ||
【主权项】:
1、一种处理器系统,具备:总线,连接于共有存储器;多个主单元,发行用于访问所述共有存储器的访问请求;和总线接口部,以分离传送方式执行所述总线的访问,该分离传送方式分离地执行受理从所述多个主单元发行的访问请求的请求阶段、与根据受理的访问请求而在所述共有存储器与主单元之间经所述总线进行数据传送的传送阶段;在从1个主单元不空出规定期间地连续发行多个访问请求的情况下,所述总线接口部将对应于该多个访问请求的传送阶段的连续执行次数限制为最多N次,所述规定期间是与从受理了之前刚发行的访问请求时起、至该访问请求的传送阶段完成为止的期间的一部分或全部相当的期间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810095938.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种酸根废气处理装置的水气分离结构
- 下一篇:一种阀门