[发明专利]升压电路

摘要

一种升压电路，在时钟信号(CLK1、CLK2)分别是高电平和低电平的情况下，电压(V11m、V11n、V12m、V12n)分别成为“Vdd+α·Vdd”、“Vdd”、“Vdd+α·Vdd”、“Vdd+2α·Vdd”。这样，在升压级(12m)中，接通开关晶体管(103)成为导通状态，电荷传送晶体管(101)传送电荷。另一方面，在升压级(12n)中，关断开关晶体管(102)成为导通状态，电荷传送晶体管(101)成为非导通状态。这时，电荷传送晶体管(101)的栅源极间电位差和栅漏极间电位差成为“α·Vdd”。从而，在升压电路中缓和电荷传送晶体管的耐压限制。

主权项

1、一种升压电路，响应互补地变动的第一和第二时钟信号进行升压工作，产生升压电压，上述升压电路具有各自包含级联连接的多个升压级的多个升压级列，上述多个升压级各自具有输入节点和输出节点，响应上述第一和第二时钟信号的某一方进行升压工作，上述多个升压级之一的第一升压级包括：电荷传送晶体管，连接在上述输入节点与上述输出节点之间；升压电容，一端与上述输出节点连接，并且在另一端接受对应于该第一升压级的时钟信号；以及，连接切换部，将时钟信号与该第一升压级相同的升压级的输出节点、和时钟信号与该第一升压级不同并且包含在不包含上述第一升压级的升压级列中的升压级的输入节点中的某一方，与上述电荷传送晶体管的栅极连接。