[发明专利]浅沟槽隔离结构及其形成方法有效
| 申请号： | 200810105933.1 | 申请日： | 2008-05-05 |
| 公开（公告）号： | CN101577252A | 公开（公告）日： | 2009-11-11 |
| 发明（设计）人： | 王国华;吴汉明 | 申请（专利权）人： | 中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/762;H01L27/092 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 李 丽 |
| 地址： | 100176北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中各至少具有一个沟槽；在所述第一区域和第二区域上形成第一应力层，所述第一应力层至少填满所述第一区域中的沟槽；去除第二区域的第一应力层；在所述第一区域的第一应力层和第二区域上形成第二应力层，所述第二应力层至少填满所述第二区域中的沟槽；平坦化所述第二应力层和第一应力层，去除所述第一区域和第二区域上的第一应力层和第二应力层。本发明还提供一种浅沟槽隔离结构。本发明能够同时提高形成NMOS和PMOS的性能。 | ||
| 搜索关键词： | 沟槽 隔离 结构 及其 形成 方法 | ||
【主权项】：
1、一种浅沟槽隔离结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中各至少具有一个沟槽；在所述第一区域和第二区域上形成第一应力层，所述第一应力层至少填满所述第一区域中的沟槽；去除第二区域的第一应力层；在所述第一区域的第一应力层上和第二区域形成第二应力层，所述第二应力层至少填满所述第二区域中的沟槽；通过平坦化工艺去除部分第二应力层和部分第一应力层，保留所述第一区域的沟槽中的第一应力层和第二区域的沟槽中的第二应力层；其中，当所述第一区域用于形成PMOS或NMOS器件时，所述第一应力层分别为压应力膜或张应力膜；当所述第二区域用于形成PMOS或NMOS器件时，所述第二应力层分别为压应力膜或张应力膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810105933.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种电动车的地板结构
- 下一篇：一种常接触减振定位装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
