[发明专利]减少接脚数的方法以及使用其的微处理器有效
| 申请号： | 200810109043.8 | 申请日： | 2008-05-23 |
| 公开（公告）号： | CN101587465A | 公开（公告）日： | 2009-11-25 |
| 发明（设计）人： | 蔡建忠 | 申请（专利权）人： | 凌阳多媒体股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是关于一种减少接脚数的方法以及使用其的微处理器。该微处理器包括微处理核心电路，包括高位地址汇流排、低位地址/数据汇流排，用以产生第一地址闩锁信号、读写控制信号、以及存取使能信号；延迟电路，接收第一地址闩锁信号，并延迟预设时间后输出第二地址闩锁信号；多工器，包括共用汇流排，根据第二地址闩锁信号，第二地址闩锁信号被使能时，多工器将低位地址/数据汇流排与共用汇流排导通，未被使能时，多工器将高位地址汇流排与共用汇流排导通；第一地址闩锁接脚用以输出第一地址闩锁信号；第二地址闩锁接脚用以输出第二地址闩锁信号；读写控制接脚用以输出读写控制信号；以及存取使能接脚用以输出存取使能信号。 | ||
| 搜索关键词： | 减少 接脚数 方法 以及 使用 微处理器 | ||
【主权项】：
1.一种微处理器，其特征在于，所述微处理器包括：一微处理核心电路，包括一高位地址汇流排、一低位地址/数据汇流排，用以产生一第一地址闩锁信号、一读写控制信号、以及一存取使能信号；一延迟电路，接收所述第一地址闩锁信号，并延迟一预设时间后输出一第二地址闩锁信号；一多工器，耦接所述高位地址汇流排与所述低位地址/数据汇流排，并包括一共用汇流排，根据所述第二地址闩锁信号，当所述第二地址闩锁信号被使能时，所述多工器将所述低位地址/数据汇流排与所述共用汇流排导通，当所述第二地址闩锁信号未被使能时，所述多工器将所述高位地址汇流排与所述共用汇流排导通；一共用汇流排连接埠接脚，具有多个接脚，连接于所述多工器的共用汇流排；一第一地址闩锁接脚，用以输出所述第一地址闩锁信号；一第二地址闩锁接脚，用以输出所述第二地址闩锁信号；一读写控制接脚，用以输出所述读写控制信号；以及一存取使能接脚，用以输出所述存取使能信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于凌阳多媒体股份有限公司，未经凌阳多媒体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810109043.8/，转载请声明来源钻瓜专利网。
