[发明专利]半导体集成电路器件的制造方法无效

专利信息
申请号: 200810109589.3 申请日: 2004-12-27
公开(公告)号: CN101290907A 公开(公告)日: 2008-10-22
发明(设计)人: 宫崎忠一;阿部由之;植松俊英;木村稔;铃木一成;小田切政雄;须贺秀幸;高田学 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L21/78 分类号: H01L21/78;H01L21/316;H01L21/68
代理公司: 北京市金杜律师事务所 代理人: 王茂华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种能从切割带稳定地释放芯片的技术,包括在将压敏粘结带粘附到形成有集成电路的半导体晶片的电路形成面的同时,将半导体晶片的背表面研磨为预定厚度以及强制地氧化半导体晶片的背表面,然后释放粘附到半导体晶片的电路形成面的压敏粘结带,将切割带粘附到半导体晶片的背表面,而且通过切割将半导体晶片分别分为各个芯片,以及借助于切割带按压芯片的背表面,由此从切割带释放芯片。
搜索关键词: 半导体 集成电路 器件 制造 方法
【主权项】:
1.一种半导体集成电路器件的制造方法,包括以下步骤:(a)提供半导体晶片,所述半导体晶片具有第一主表面和与所述第一主表面相对的第二主表面,所述半导体晶片具有在所述第一主表面之上形成的电路图案并且所述半导体晶片具有第一厚度;(b)研磨所述半导体晶片的所述第二主表面,由此使所述半导体晶片变为比所述第一厚度薄的第二厚度;(c)在所述步骤(b)之后,强制地在所述半导体晶片的所述第二主表面上形成氧化膜;(d)在所述步骤(c)之后,将切割带粘附在所述半导体晶片的所述第二主表面之上,使得所述切割带与所述氧化膜接触;(e)在所述步骤(d)之后,切割所述半导体晶片,由此将所述半导体晶片分成各个芯片;以及(f)在所述步骤(e)之后,将所述各个芯片从所述切割带移开。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810109589.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top