[发明专利]基于线性插值结构的数字频率合成电路编译器实现方法

摘要

本发明“基于线性插值结构的电路面积和功耗优化的数字频率合成电路编译器及其实现方法”是一种生成数字频率合成电路编译器的方法，特别涉及一种基于线性插值结构的电路面积和功耗优化的直接数字频率合成器(DDFS)电路的实现方法。该方法采用线性插值的电路结构降低DDFS电路的只读存储器(ROM)尺寸，使用误差估计算法针对当前电路配置参数计算DDFS内部电路单元的最小信号宽度，自动根据当前的电路配置参数生成相关设计代码文件，从而提高了电路设计效率和重用性。由于采用自动误差分析算法能够计算出电路内部最小必要信号宽度，使得电路运算和存储部件尺寸缩小，进而减小了信号的读写流量和计算流量，达到电路面积优化和功耗优化的效果。本发明生成的电路已经过FPGA验证，成功应用于多个数字通信系统中。

主权项

1、一种自动生成基于线性插值结构的电路面积和功耗优化的直接数字频率合成(DDFS)电路的方法，其特征在于所述方法包括：a)根据用户设定的DDFS接口配置信号宽度，利用误差估计算法计算出DDFS电路内部各个节点的信号宽度即电路信号宽度计算(1)的步骤；b)根据步骤a)输出的配置参数，对用户定义的频率字进行计算，得到输出波形数据即比特精确的电路算法仿真(2)的步骤；c)分析步骤b)输出波形的功率谱即输出波形谱分析(3)的步骤；d)根据步骤a)输出的配置参数生成DDFS电路的寄存器传输级(RTL)描述代码即电路代码生成(4)的步骤；e)生成用于对步骤d)输出的电路代码进行硬件描述语言(HDL)仿真的测试平台代码和测试数据即电路测试平台代码生成(5)的步骤。