[发明专利]微处理器系统总线与微处理器接口总线转换装置及方法无效

专利信息
申请号: 200810115115.X 申请日: 2008-06-17
公开(公告)号: CN101299207A 公开(公告)日: 2008-11-05
发明(设计)人: 毕明 申请(专利权)人: 北京星网锐捷网络技术有限公司
主分类号: G06F13/38 分类号: G06F13/38;G06F13/40
代理公司: 北京同达信恒知识产权代理有限公司 代理人: 李娟
地址: 100036北京市海*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种微处理器系统总线与MPI总线转换装置及方法,实现微处理器通过系统总线与外围器件的MPI总线进行数据通信。该装置中,控制信号处理模块用于接收控制总线发送的控制信号,在控制信号中的读操作信号或者写操作信号有效时,使MPI总线上的片选信号有效;读写操作模块用于在写操作信号有效时,接收并存储数据总线发送的第一并行数据,在读操作信号有效时,将存储的第二并行数据发送到数据总线上;并行与串行数据转换模块用于在写操作信号有效时,将第一并行数据逐位依次发送到MPI总线上;在读操作信号有效时,从MPI总线上接收与数据总线位数相同的一组串行数据并逐位依次存储到读写操作模块中,形成第二并行数据。
搜索关键词: 微处理器 系统总线 接口 总线 转换 装置 方法
【主权项】:
1、一种微处理器系统总线与微处理器接口总线转换装置,其特征在于,包括:控制信号处理模块:用于接收微处理器通过控制总线发送的控制信号,在所述控制信号中的读操作信号或者写操作信号有效时,使外围器件的微处理器接口MPI总线上的片选信号有效;读写操作模块:用于在所述控制信号中的写操作信号有效时,接收并存储微处理器通过数据总线发送的第一并行数据,在所述控制信号中的读操作信号有效时,将存储的第二并行数据发送到所述数据总线上;并行与串行数据转换模块:用于在所述控制信号中的写操作信号有效时,将所述读写操作模块中存储的第一并行数据逐位依次发送到所述MPI总线的数据输入信号线上,在所述控制信号中的读操作信号有效时,从所述MPI总线的数据输出信号线上接收与所述数据总线位数相同的一组串行数据并逐位依次存储到所述读写操作模块中,形成所述第二并行数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京星网锐捷网络技术有限公司,未经北京星网锐捷网络技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810115115.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top