[发明专利]一种多核或众核处理器功能验证设备及方法有效
| 申请号： | 200810116243.6 | 申请日： | 2008-07-07 |
| 公开（公告）号： | CN101320344A | 公开（公告）日： | 2008-12-10 |
| 发明（设计）人： | 马啸宇;范东睿;包尔固德;张轮凯 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06F11/26 | 分类号： | G06F11/26 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 | 代理人： | 王勇 |
| 地址： | 100190北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多核或众核处理器功能验证设备，包括重复逻辑电路、片上存储以及其它逻辑电路；重复逻辑电路包括用于模拟多核或众核处理器中的各个结点的复用结点、用于对复用结点的功能验证过程进行控制的控制模块和用于存储与所述复用结点的功能验证过程相关数据的存储模块；其中，片上存储和存储模块在所述FPGA的片上存储资源上实现；其它逻辑电路、控制模块和复用结点在FPGA的可编程逻辑资源上实现。本发明突破了FPGA芯片可编程逻辑容量大小对多核或众核处理器功能验证的限制，以增加运行时间为代价，减小硬件资源的开销，提供了一种通用的对多核或众核处理器功能验证的方法，具有良好的灵活性和扩展性。 | ||
| 搜索关键词： | 一种 多核 处理器 功能 验证 设备 方法 | ||
【主权项】：
1、一种多核或众核处理器功能验证设备，其特征在于，包括重复逻辑电路(5)、片上存储(3)以及其它逻辑电路(2)；所述的重复逻辑电路(5)包括用于模拟所述多核或众核处理器中的各个结点的复用结点(8)、用于对所述复用结点(8)的功能验证过程进行控制的控制模块(7)和用于存储与所述复用结点(8)的功能验证过程相关数据的存储模块(6)；其中，所述的片上存储(3)和所述的存储模块(6)在所述FPGA的片上存储资源上实现；所述的其它逻辑电路(2)、控制模块(7)和复用结点(8)在所述的FPGA的可编程逻辑资源上实现。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810116243.6/，转载请声明来源钻瓜专利网。
- 上一篇：新型防火门
- 下一篇：荫罩式等离子体显示板用电极的制备方法
