[发明专利]半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法无效
申请号: | 200810130028.1 | 申请日: | 2005-11-09 |
公开(公告)号: | CN101345220A | 公开(公告)日: | 2009-01-14 |
发明(设计)人: | 藤田晴光;佐佐木正治 | 申请(专利权)人: | 雅马哈株式会社 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/544;H01L23/29;H01L21/78;H01L21/56 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体器件,一种半导体晶片,一种芯片尺寸封装以及一种制作和检测方法。所述半导体晶片按如下方式制成,将半导体衬底的主表面划分成由划片线限定的多个半导体元件形成区,其中在半导体衬底表面的周围区域附近关于划片线形成至少一个图案,用以测量切割区的宽度和它的位置移动。所述图案由多个微观图形和一对狭长图形构成,所述微观图形排列成倒V形并穿过划片线,所述一对狭长图形部分重叠在划片线两边形成的密封环。可以形成沟道的宽度大于与划片线对应的半导体衬底的背面上切割区的宽度,为的是防止在切割过程中崩裂、裂纹和毛口的形成。 | ||
搜索关键词: | 半导体器件 半导体 晶片 芯片 尺寸 封装 制作 检测 方法 | ||
【主权项】:
1.一种半导体晶片,由划片线限定的多个集成电路形成区域形成于半导体衬底的主表面上,并由聚合化合物构成的密封层覆盖,其中,在指定位置,与半导体衬底背部上的划片线对应地形成沟道,沟道的宽度大于划片线的宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于雅马哈株式会社,未经雅马哈株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810130028.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种排毒防癌营养粉
- 下一篇:改良的植绒机落绒装置