[发明专利]可变延迟电路、存储器控制电路、延迟量设置装置和方法无效
| 申请号： | 200810149251.0 | 申请日： | 2008-09-22 |
| 公开（公告）号： | CN101442301A | 公开（公告）日： | 2009-05-27 |
| 发明（设计）人： | 山崎学 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13;H03K5/135;G11C7/10 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李 辉 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及可变延迟电路、存储器控制电路、延迟量设置装置和方法。该可变延迟电路(100)能够改变从输入信号(IN)时起到输出所述信号时的延迟量，所述可变延迟电路具有：第一延迟部(101)，该第一延迟部延迟所述信号(IN)达第一延迟量；第二延迟部(102)，该第二延迟部延迟所述信号(IN)达比所述第一延迟量大的第二延迟量；以及延迟量选择器(103)，该延迟量选择器选择信号路线，其中，当所述延迟量超出可通过所述第一延迟部(101)延迟的最大延迟量时，使所述延迟量是所述第一延迟量与所述第二延迟量的和。可在宽范围下设置从输入信号时起到输出所述信号时的延迟量，同时抑制电路规模。 | ||
| 搜索关键词： | 可变 延迟 电路 存储器 控制电路 设置 装置 方法 | ||
【主权项】：
1、一种可变延迟电路(100)，该可变延迟电路能够改变从输入信号(IN)时起到输出所述信号(OUT)时的延迟量，所述可变延迟电路包括：第一延迟部(101)，该第一延迟部用于延迟所述信号(IN)达第一延迟量；第二延迟部(102)，该第二延迟部用于延迟所述信号(IN)达比所述第一延迟量大的第二延迟量；以及延迟量选择器(103)，该延迟量选择器用于选择信号路线，其中，当所述延迟量超出可通过所述第一延迟部(101)延迟的最大延迟量时，使所述延迟量是所述第一延迟量与第二延迟量的和。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810149251.0/，转载请声明来源钻瓜专利网。
- 上一篇：外墙干挂保温墙体结构
- 下一篇：实现雨季基坑土方快速施工的方法
