[发明专利]全数字锁相环、时间数字转换器模块、错误防止方法及校准方法有效
| 申请号： | 200810169982.1 | 申请日： | 2008-10-16 |
| 公开（公告）号： | CN101414821A | 公开（公告）日： | 2009-04-22 |
| 发明（设计）人： | 张湘辉;詹景宏;谢秉谕 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/18;H03L7/099;H03M1/50;H03M3/02 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及错误防止方法、时间数字转换器模块、循环式时间数字转换器模块、全数字锁相环及校准方法。错误防止方法用于全数字锁相环的时间数字转换解码器。错误防止方法包含由时间数字转换解码器取得数据信号；由时间数字转换解码器取得循环信号；对数据信号的第一预定比特与循环信号的第二预定比特实施互斥或逻辑运算，以产生误差保护码；及通过将误差保护码加入循环信号并将循环信号位移第三预定数量的比特，来使用误差保护码来修正循环信号中的误差。上述错误防止方法大幅减少时间数字转换解码器中的错误。 | ||
| 搜索关键词： | 数字 锁相环 时间 转换器 模块 错误 防止 方法 校准 | ||
【主权项】：
1. 一种错误防止方法，用于全数字锁相环的时间数字转换解码器，其特征在于，所述的错误防止方法包含：由所述的时间数字转换解码器取得数据信号；由所述的时间数字转换解码器取得循环信号；对所述的数据信号的第一预定比特与所述的循环信号的第二预定比特实施互斥或逻辑运算，以产生误差保护码；及通过将所述的误差保护码加入所述的循环信号并将所述的循环信号位移预定数量的比特，来使用所述的误差保护码来修正所述的循环信号中的误差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810169982.1/，转载请声明来源钻瓜专利网。
