[发明专利]半导体器件

摘要

本发明的课题是，提供防止了用于进行电源线的桥式整流的半导体元件遭到破坏的功率集成电路器件。本发明制成了将HNMOS晶体管(4)的漏电极与NMOS晶体管(21)的栅电极连接，经电阻(32)对NMOS晶体管(21)的漏电极施加逻辑电路电压VCC，对NMOS晶体管(21)的源电极施加接地电位的结构。于是，借助于用接口电路(1)监测NMOS晶体管(21)的漏电位V2，间接地监测了电位VS。

主权项

1. 一种半导体器件，对串联连接的、插在高电位的主电源电位与低电位的主电源电位之间的第一和第二开关器件进行驱动控制，其特征在于，具备：高电位部，包含对在上述第一和第二开关器件中成为高电位侧开关器件的导通/非导通进行控制的控制部；低电位侧逻辑电路，设置在以上述低电位的主电源电位为基准进行工作的低电位部上，并根据从外部施加的信号，生成具有表示上述高电位侧开关器件导通的第一状态和表示上述高电位侧开关器件非导通的第二状态的控制信号，同时根据上述控制信号，对应于上述第一和第二状态，产生第一和第二脉冲信号；第一和第二电平移位部，将上述第一和第二脉冲信号向上述高电位部进行电平移位，并分别得到第一和第二电平移位结束脉冲信号；以及电压检测元件，配置在上述低电位部上，并用于在上述第一及第二电平移位部内，检测至少一方的输出线的电位，将根据该电位的逻辑值提供给上述低电位侧逻辑电路，来控制上述低电位侧逻辑电路的工作，上述电压检测元件由把在元件工作时形成沟道区的半导体区的上部设置的场氧化膜或层间绝缘膜中至少一方作为栅绝缘膜，并且把在上述栅绝缘膜上设置的上述输出线作为栅电极的至少一个MOS晶体管构成，上述至少一个M0S晶体管包含并联连接的多个M0S晶体管，上述多个MOS晶体管的各自的阈值电压不同。