[发明专利]带隙基准电压发生电路

摘要

一种带隙基准电压发生电路包括：至少两个双极晶体管；运算放大器；第一PMOS晶体管；以及第二PMOS晶体管，其源极连接至上限电源电压并且提供基准电流到双极晶体管。此外，带隙基准电压发生电路包括：第三PMOS晶体管，其源极连接至上限电源电压；第四PMOS晶体管，其源极连接至上限电源电压而其栅极连接至第三PMOS晶体管的漏极；第一NMOS晶体管，其源极连接至下限电源电压而其漏极连接至第四PMOS晶体管的漏极；以及第二NMOS晶体管，其漏极连接至运算放大器而其栅极连接至第一NMOS晶体管的漏极。

主权项

1. 一种带隙基准电压发生电路，包括：至少两个双极晶体管，所述双极晶体管的集电极连接至下限电源电压并被构造用来利用发射极-基极电压的差异产生基准电压；运算放大器，被构造用来根据来自所述至少两个双极晶体管的所述基准电压和反相基准电压来输出基本上恒定的电压；第一PMOS晶体管，所述第一PMOS晶体管的源极连接至上限电源电压，并被构造用来提供基准电流到所述至少两个双极晶体管；第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述上限电源电压，并被构造用来提供所述基准电流到所述至少两个双极晶体管，当所述带隙基准电压发生电路处于睡眠模式时，所述第二PMOS晶体管导通，以便所述运算放大器的输出被充电到第一设定值而所述第一PMOS晶体管截止；第三PMOS晶体管，所述第三PMOS晶体管的源极连接至所述上限电源电压；第四PMOS晶体管，所述第四PMOS晶体管的源极连接至所述上限电源电压，而所述第四PMOS晶体管的栅极连接至所述第三PMOS晶体管的漏极，当所述带隙基准电压发生电路从所述睡眠模式转换到工作模式时，所述第四PMOS晶体管导通；第一NMOS晶体管，所述第一NMOS晶体管的源极连接至所述下限电源电压，而所述第一NMOS晶体管的漏极连接至所述第四PMOS晶体管的漏极，当所述第四PMOS晶体管导通时，所述第一NMOS晶体管导通，以便所述第一NMOS晶体管的漏极电压被充电到所述第一设定值；以及第二NMOS晶体管，所述第二NMOS晶体管的漏极连接至所述运算放大器，而所述第二NMOS晶体管的栅极连接至所述第一NMOS晶体管的所述漏极，当所述第一NMOS晶体管的所述漏极电压充电时，所述第二NMOS晶体管导通，以便所述运算放大器的所述输出从所述第一设定值放电到第二设定值。