[发明专利]对待检信号相位无敏感性的同频Duffing振子及构建方法有效
| 申请号： | 200810209736.4 | 申请日： | 2008-12-19 |
| 公开（公告）号： | CN101476932A | 公开（公告）日： | 2009-07-08 |
| 发明（设计）人： | 付永庆;张林;吴冬梅;赵武生;张芳 | 申请（专利权）人： | 哈尔滨工程大学 |
| 主分类号： | G01H17/00 | 分类号： | G01H17/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150001黑龙江省哈尔滨市南岗区南通*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的是一种对待检信号相位无敏感性的同频Duffing振子及构建方法。包括差分放大单元、摸-数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号x(t)转换为差分信号；摸-数转换单元把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用JTAG方式；智能处理单元为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。 | ||
| 搜索关键词： | 对待 信号 相位 敏感性 duffing 构建 方法 | ||
【主权项】：
1、一种对待检信号相位无敏感性的同频Duffing振子，其特征是：包括差分放大单元(U1)、摸-数转换单元(U2)、后置配置单元(U3)、智能处理单元(U4)和时钟源(U5)；差分放大单元(U1)把输入信号x(t)转换为差分信号；摸-数转换单元(U2)把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元(U4)提供，频率根据待检信号确定；后置配置单元(U3)为智能处理单元(U4)提供后置配置，软件下载使用JTAG方式；智能处理单元(U4)为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源(U5)为智能处理单元(U4)提供系统时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学，未经哈尔滨工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810209736.4/，转载请声明来源钻瓜专利网。
