[发明专利]能够校正扭曲占空比的延迟锁相环时钟信号产生电路无效
| 申请号： | 200810215693.0 | 申请日： | 2008-09-12 |
| 公开（公告）号： | CN101459426A | 公开（公告）日： | 2009-06-17 |
| 发明（设计）人： | 柳敏永 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03K5/156;H03K5/1534 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 杨林森;康建峰 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种能够校正扭曲占空比的延迟锁相环时钟信号产生电路。该延迟锁相环时钟信号产生电路包括：占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，产生第一内部时钟信号和第二内部时钟信号，以及基于由第一内部时钟信号的占空比所控制的参考信号来校正第一和第二内部时钟信号的占空比；以及边缘触发单元，其用于产生延迟锁相环时钟信号，该延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。 | ||
| 搜索关键词： | 能够 校正 扭曲 延迟 锁相环 时钟 信号 产生 电路 | ||
【主权项】：
1. 一种延迟锁相环时钟信号产生电路，包括：占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，产生第一内部时钟信号和第二内部时钟信号，并且根据基于所述第一内部时钟信号的占空比所产生的参考信号来校正第一和第二内部时钟信号的占空比；以及边缘触发单元，其与所述占空比校正缓冲器耦接，所述边缘触发单元用于产生延迟锁相环时钟信号，所述延迟锁相环时钟信号在第一内部时钟信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810215693.0/，转载请声明来源钻瓜专利网。
