[发明专利]一种同步时钟产生电路和方法有效
| 申请号： | 200810218370.7 | 申请日： | 2008-12-09 |
| 公开（公告）号： | CN101751068A | 公开（公告）日： | 2010-06-23 |
| 发明（设计）人： | 邓汉华;欧阳俊;夏晶 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种时钟同步电路和方法，在已有2倍频时钟和3倍频时钟的基础上，利用同步时钟产生模块、分频模块、多个寄存器和时钟比较模块实现频率比为3∶2∶1的三项时钟的同步，技术方案简单而容易实现，得到的电路健壮性较好且复位信号简单。 | ||
| 搜索关键词： | 一种 同步 时钟 产生 电路 方法 | ||
【主权项】：
一种同步时钟产生电路，其特征在于，包括：同步时钟产生模块、分频模块、第一寄存器、第二寄存器、第三寄存器和时钟比较模块；所述同步时钟产生模块用于产生彼此同步的3倍频时钟信号和2倍频时钟信号；所述分频模块，接收3倍频时钟信号，产生与3倍频时钟信号同步或反向同步的1.5倍频时钟信号；所述第一寄存器、所述第二寄存器和所述第三寄存器分别具有驱动端、数据输入端、数据输出端；所述第一寄存器驱动端输入所述2倍频时钟信号，所述第一寄存器数据输入端输入所述1.5倍频时钟信号；所述时钟比较模块用于实现异或非门功能，具有至少2个输入端和1个输出端，时钟比较模块的2个输入端分别接第一寄存器的数据输入端和第一寄存器的数据输出端；所述第二寄存器驱动端用于接收同步时钟产生模块产生的3倍频时钟信号或2倍频时钟信号，所述第二寄存器的数据输入端用于接收所述时钟比较模块的输出端产生的信号；所述第三寄存器的驱动端用于接收同步时钟产生模块产生的2倍频时钟信号，所述第三寄存器的数据输入端接收所述第二寄存器数据输出端产生的信号，根据所述第三寄存器的驱动端和所述第三寄存器的数据输入端接收的信号，所述第三寄存器的数据输出端产生与所述3倍频时钟信号和2倍频时钟信号彼此同步的1倍频时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810218370.7/，转载请声明来源钻瓜专利网。
