[发明专利]双镶嵌方法有效
| 申请号： | 200810226382.4 | 申请日： | 2008-11-14 |
| 公开（公告）号： | CN101740478A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 聂佳相 | 申请（专利权）人： | 中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 100176 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双镶嵌方法，包括：在介质层中形成具有通孔和沟槽的双镶嵌结构；确定包含沉积标准功率在内的沉积工艺参数，所述沉积工艺参数用以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层，形成于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层中；调整所述沉积工艺参数，确定小于所述沉积标准功率的沉积反应功率；利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层，使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度；去除形成于所述通孔的底壁的粘接层；形成填充所述双镶嵌结构的金属层。可减小接触电阻。 | ||
| 搜索关键词： | 镶嵌 方法 | ||
【主权项】：
一种双镶嵌方法，其特征在于，包括：在介质层中形成具有通孔和沟槽的双镶嵌结构；确定包含沉积标准功率在内的沉积工艺参数，所述沉积工艺参数用以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层，形成于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层中；调整所述沉积工艺参数，确定小于所述沉积标准功率的沉积反应功率；利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层，使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度；去除形成于所述通孔的底壁的粘接层；形成填充所述双镶嵌结构的金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810226382.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
