[发明专利]一种桥接网络及桥接网络中的数据处理方法无效
| 申请号： | 200810239124.X | 申请日： | 2008-12-09 |
| 公开（公告）号： | CN101447908A | 公开（公告）日： | 2009-06-03 |
| 发明（设计）人： | 刘佳;李哲英;路铭 | 申请（专利权）人： | 北京联合大学 |
| 主分类号： | H04L12/46 | 分类号： | H04L12/46 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 徐 宁;关 畅 |
| 地址： | 100084北京市朝阳区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种桥接网络及桥接网络中的数据处理方法，其特征在于包括：一逻辑控制电路，逻辑控制电路通过信号线连接一个以上的CPU接口寄存器、一随机存储器通道开关、一模数转换器通道开关和一数模转换器通道开关；逻辑控制电路内设置有对应各CPU的公共模块电路选择信号、各公共模块电路的电平状态信号和各CPU选择公共模块电路的使能信号；逻辑控制电路通过各CPU接口寄存器接收各CPU发送的公共模块电路选择信号和使能信号后，将欲访问的公共模块电路的电平状态信号反馈给对应的CPU，各CPU与其连接的公共模块电路通过对应的CPU接口寄存器和通道开关进行数据传输。本发明保证了SoC中各CPU与公共模块电路之间数据的高速传输，还提高SoC中各器件的工作速度和性能。 | ||
| 搜索关键词： | 一种 网络 中的 数据处理 方法 | ||
【主权项】：
1、一种桥接网络，其特征在于包括：一逻辑控制电路，所述逻辑控制电路通过信号线连接一个以上的CPU接口寄存器、一随机存储器通道开关、一模数转换器通道开关和一数模转换器通道开关；所述逻辑控制电路内设置有对应各CPU的公共模块电路选择信号、各所述公共模块电路的电平状态信号和各所述CPU选择所述公共模块电路的使能信号；所述逻辑控制电路通过各所述CPU接口寄存器接收各所述CPU发送的公共模块电路选择信号和使能信号后，将欲访问的所述公共模块电路的电平状态信号反馈给对应的所述CPU，各所述CPU与其连接的所述公共模块电路通过对应的所述CPU接口寄存器和通道开关进行数据传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京联合大学，未经北京联合大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810239124.X/，转载请声明来源钻瓜专利网。
