[实用新型]低摆幅差分信号总线传输数字中频的装置

摘要

低摆幅差分信号总线传输数字中频的装置，包括DSP芯片及EEPROM、SDRAM构成的DSP处理装置，FPGA器件，LVDS差分传输控制单元，AD和DA及外围控制电路构成；AD和DA连接FPGA器件的端口，DSP处理装置与FPGA器件的数据与控制端口相连接；LVDS差分传输控制单元包括LVDS驱动芯片构成的控制器，LVDS驱动芯片构成的控制器实现双向数据传输并与FPGA器件的控制端口相连接；LVDS差分传输控制单元包括由DSP处理装置和FPGA器件构成前端中频采样处理、基带处理和基带LVDS差分传输控制单元。

主权项

1、低摆幅差分信号总线传输数字中频的装置，其特征是包括DSP芯片及EEPROM、SDRAM构成的DSP处理装置，FPGA器件，LVDS差分传输控制单元，AD和DA及外围控制电路构成；AD和DA连接FPGA器件的端口，DSP处理装置与FPGA器件的数据与控制端口相连接；LVDS差分传输控制单元包括LVDS驱动芯片构成的控制器，LVDS驱动芯片构成的控制器实现双向数据传输并与FPGA器件的控制端口相一连接；LVDS差分传输控制单元包括由DSP处理装置和FPGA器件构成前端中频采样处理、基带处理和基带LVDS差分传输控制单元；LVDS差分传输控制单元还包括信号处理板和信道板，设有并/串转换发送模块和串/并转换接收模块，信号处理板和信道板通过平衡变换差分电缆连接；LVDS差分传输控制单元还设有并/串转换发送模块和串/并转换接收模块；在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。在信道板上，FPGA通过LVDS控制器和信号处理板进行数据交换；在收信工作时，将模拟中频信号经高速A/D采样后的数字信号经中频数字化处理后通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的组帧解帧转换控制，并通过LVDS控制器接口经差分平衡输出到信号处理板；在发信工作时，数据通过平衡电缆传输至信道接收板，在信道接收板内，数据经串/并转换后，送至DSP接口控制电路进行中频数据解调。