[发明专利]室温运行的单电子器件及其制造方法无效
| 申请号： | 200880000327.1 | 申请日： | 2008-09-11 |
| 公开（公告）号： | CN101542700A | 公开（公告）日： | 2009-09-23 |
| 发明（设计）人： | 崔重范;李昌根;金珉湜 | 申请（专利权）人： | 忠北大学校产学协力团 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 彭久云 |
| 地址： | 韩国忠*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种室温运行的单电子器件及其制造方法，更具体地，本发明涉及一种室温运行的单电子器件及其制造方法，其中多个成串形成的金属硅化物点用作多量子点。 | ||
| 搜索关键词： | 室温 运行 电子器件 及其 制造 方法 | ||
【主权项】：
1.一种室温运行的单电子器件的制造方法，所述制造方法包括：第一步骤：通过在硅衬底(12)上顺次堆叠绝缘层(11)和硅层(10)形成SOI衬底，刻蚀所述SOI衬底的所述硅层(10)，从而形成有源区(10a)；第二步骤：在所述有源区(10a)的中心沟道部分上形成掩模(20)，将杂质离子注入到所述有源区(10a)的一部分中而形成源极区和漏极区；第三步骤：在所述SOI衬底的整个顶表面上形成氧化硅膜(30)；第四步骤：刻蚀所述有源区10a的所述沟道部分而形成硅化物沟槽(31)；第五步骤：在所述SOI衬底的整个顶表面上沉积氧化物膜(40)；第六步骤：在所述氧化物膜的整个顶表面上沉积金属膜(42)；第七步骤：对所述金属膜(42)的一部分进行热处理以实现金属点的硅化，去除所述氧化硅膜(30)以及未硅化的所述金属膜(42)从而形成成串排列的硅化物量子点(41)；第八步骤：在所述SOI衬底的整个顶表面上沉积栅极氧化物膜(50a和50b)；第九步骤：刻蚀所述栅极氧化物膜(50a和50b)位于形成在所述有源区(10a)的两端的源极(13)和漏极(14)的顶部上的一部分从而形成每个接触孔，沉积金属膜以填充所述接触孔从而形成源极焊垫(60)和漏极焊垫(61)；以及第十步骤：在所述硅化物沟槽(31)上形成抗蚀剂图案以形成栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于忠北大学校产学协力团，未经忠北大学校产学协力团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880000327.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
