[发明专利]多处理系统及方法无效
申请号: | 200880010162.6 | 申请日: | 2008-03-26 |
公开(公告)号: | CN101647002A | 公开(公告)日: | 2010-02-10 |
发明(设计)人: | 马尔科·J·G·贝库埃;扬·W·范登布兰德 | 申请(专利权)人: | NXP股份有限公司 |
主分类号: | G06F9/46 | 分类号: | G06F9/46;G06F9/48 |
代理公司: | 北京天昊联合知识产权代理有限公司 | 代理人: | 陈 源;张天舒 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种多处理系统,同时执行多个处理。处理执行电路(10)发出来自处理的存取共享资源(16)的请求。共享存取电路(14)排列那些冲突的请求。仿真存取电路(12)产生信号,以便在仿真拖延时间点对至少一个处理进行拖延,所述仿真拖延时间点被选择为仅来自所述至少一个处理的请求和/或来自仅所述至少一个处理的所述请求的定时的一个预定函数,而与对那些冲突的请求进行排列是否使得所述拖延变得必须无关。因此,不仅能够保证预定的最大响应时间,还能够保证预定平均定时,而与执行的处理的组合无关。 | ||
搜索关键词: | 处理 系统 方法 | ||
【主权项】:
1.一种多处理系统,包括:处理执行电路(10),被用于同时执行多个处理,所述处理执行电路(10)用于发出来自处理的存取一个共享资源(16)的请求;与所述共享资源(16)连接的接口(15);耦合在执行电路(10)和与所述共享资源连接的接口(15)之间的共享存取电路(14),用于对请求中那些有冲突的请求进行排列,仿真存取电路(12),用于产生信号,以便在仿真拖延时间点对处理中的至少一个处理进行拖延,所述仿真拖延时间点被选择为对仅来自所述至少一个处理的请求和/或仅来自所述至少一个处理的所述请求的定时的一个预定函数,而与对那些冲突的请求进行排列是否使得所述拖延变得必须无关。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司,未经NXP股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880010162.6/,转载请声明来源钻瓜专利网。
- 上一篇:母线加工机
- 下一篇:一种食品加工机的空心食品成型装置