[发明专利]氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置无效
| 申请号： | 200880010178.7 | 申请日： | 2008-03-25 |
| 公开（公告）号： | CN101652843A | 公开（公告）日： | 2010-02-17 |
| 发明（设计）人： | 鸿野真之;西田辰夫;中西敏雄;广田良浩 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/318 | 分类号： | H01L21/318;H01L21/31;H01L21/8247;H01L27/115;H01L29/788;H01L29/792 |
| 代理公司： | 北京尚诚知识产权代理有限公司 | 代理人： | 龙 淳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明使用等离子体处理装置(100)，向腔室(1)内导入含有含氮化合物和含硅化合物的原料气体，利用微波产生等离子体，通过该等离子体在被处理体表面堆积氮化硅膜。其中，该等离子体处理装置(100)利用具有多个孔的平面天线(31)向腔室(1)内导入微波。通过调节该等离子体CVD工序的条件，控制氮化硅膜的陷阱密度的大小。 | ||
| 搜索关键词： | 氮化 形成 方法 非易失性 半导体 存储 装置 制造 等离子体 处理 | ||
【主权项】：
1.一种氮化硅膜的形成方法，其为利用微波使含有含氮化合物和含硅化合物的原料气体等离子体化，通过使用该等离子体的等离子体CVD在基板上堆积氮化硅膜的氮化硅膜的形成方法，其特征在于，包括：在等离子体处理装置的处理室内设置基板的工序，其中，该等离子体处理装置利用具有多个孔的平面天线向所述处理室内导入微波；和控制所述等离子体处理装置中的等离子体CVD的条件，在基板上堆积氮化硅膜，使得堆积的氮化硅膜的陷阱密度的大小被控制为规定的值的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880010178.7/，转载请声明来源钻瓜专利网。
- 上一篇：照明结构
- 下一篇：一种分量载波的索引和控制格式指示值的传输方法及系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
