[发明专利]半导体芯片的制造方法和半导体用粘接膜及其复合片无效
| 申请号： | 200880010712.4 | 申请日： | 2008-03-31 |
| 公开（公告）号： | CN101647096A | 公开（公告）日： | 2010-02-10 |
| 发明（设计）人： | 中村祐树;北胜勉;片山阳二;畠山惠一 | 申请（专利权）人： | 日立化成工业株式会社 |
| 主分类号： | H01L21/301 | 分类号： | H01L21/301;C09J7/00;C09J201/00;H01L21/52 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱 丹 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供既能够充分抑制芯片裂纹及毛刺的发生又能够从半导体晶片获得高合格率的半导体芯片的方法。该半导体芯片的制造方法具有以下工序：准备层叠体的工序，该层叠体顺次层叠半导体晶片、半导体用粘接膜以及切割胶带，从上述半导体晶片侧形成切槽，以使上述半导体晶片被分割为多个半导体芯片、并且上述半导体用粘接膜在厚度方向上的至少一部分不被切断而保留；以及将上述切割胶带在上述多个半导体芯片相互分离的方向上进行拉伸，由此沿着上述切槽来分割上述半导体用粘接膜的工序。上述半导体用粘接膜具有小于5％的拉伸断裂伸度，该拉伸断裂伸度小于最大负荷时的伸度的110％。 | ||
| 搜索关键词： | 半导体 芯片 制造 方法 用粘接膜 及其 复合 | ||
【主权项】：
1.一种半导体芯片的制造方法，具有以下工序：准备层叠体的工序，该层叠体顺次层叠半导体晶片、半导体用粘接膜以及切割胶带，上述半导体用粘接膜具有小于5％的拉伸断裂伸度，该拉伸断裂伸度小于最大负荷时的伸度的110％，从上述半导体晶片侧形成切槽，以使上述半导体晶片被分割为多个半导体芯片、并且上述半导体用粘接膜在厚度方向上的至少一部分不被切断而保留；以及将上述切割胶带在上述多个半导体芯片相互分离的方向上进行拉伸，由此沿着上述切槽来分割上述半导体用粘接膜的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日立化成工业株式会社，未经日立化成工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880010712.4/，转载请声明来源钻瓜专利网。
- 上一篇：基于条件的用户选择的管理方法、服务器和系统
- 下一篇：一种LED灯具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
