[发明专利]先进先出缓冲器无效
| 申请号： | 200880016077.0 | 申请日： | 2008-05-14 |
| 公开（公告）号： | CN101681249A | 公开（公告）日： | 2010-03-24 |
| 发明（设计）人： | 约翰内斯·布恩斯特拉;森达拉瓦拉丹·兰加拉让;拉金德拉·库马尔 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | G06F5/12 | 分类号： | G06F5/12 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 | 代理人： | 陈 源;张天舒 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路。该电路包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元。读取指针电路和写入指针电路都使用格雷编码。存储器电路还包括复制写入指针电路(30)，其写入指针地址与写入指针电路(16)同步地加1，并且其起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于FIFO存储器(10)大小的多个地址存储单元。比较器(34)将读取指针电路地址与复制写入指针电路地址进行比较以确定FIFO存储器的满状态。 | ||
| 搜索关键词： | 先进 缓冲器 | ||
【主权项】：
1.一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路，包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元，其中，所述读取指针电路和写入指针电路都使用格雷编码；以及其中，所述存储器电路还包括复制写入指针电路(30)，其写入指针地址与所述写入指针电路(16)同步地加1，并且其起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于所述FIFO存储器(10)大小的多个地址存储单元；以及其中，所述存储器电路还包括比较器(34)，用于将所述读取指针电路地址与所述复制写入指针电路地址进行比较以确定所述FIFO存储器的满状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880016077.0/，转载请声明来源钻瓜专利网。
