[发明专利]低密度奇偶校验卷积码编码器和低密度奇偶校验卷积码解码器有效

专利信息
申请号: 200880021515.2 申请日: 2008-07-11
公开(公告)号: CN101689866A 公开(公告)日: 2010-03-31
发明(设计)人: 冈村周太;村上丰;折桥雅之 申请(专利权)人: 松下电器产业株式会社
主分类号: H03M13/19 分类号: H03M13/19;H03M13/23
代理公司: 北京市柳沈律师事务所 代理人: 郑海涛
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了削减进行LDPC-CC(Low-Density Parity-Check ConvolutionalCodes:低密度奇偶校验卷积码)编码和解码所需的终止序列的量,抑制传输效率的劣化,并且进行纠错编码和纠错解码的LDPC-CC编码器和LDPC-CC解码器。在LDPC-CC编码器(400)中,加权控制单元(470)存储以LDPC-CC校验矩阵(100)为基准的加权图案(475)以及以变形了LDPC-CC校验矩阵(100)所得的校验矩阵(300)为基准的加权图案(476),在输入比特为信息序列时,使用加权图案(475),在输入比特为终止序列时,使用使与校验比特v2,t相乘的加权值为0的加权图案(476),控制与多个移位寄存器(410-1至410-M以及430-1至430-M)的输出相乘的权重。
搜索关键词: 密度 奇偶校验 卷积码 编码器 解码器
【主权项】:
1.低密度奇偶校验卷积码编码器,包括:多个移位寄存器;多个加权乘法单元,将权重乘以所述移位寄存器的输出;逻辑异或运算器,对所述多个加权乘法单元的输出进行逻辑异或运算;比特数计数器,对进行编码的输入比特的比特数进行计数;以及加权控制单元,根据所述比特数,控制所述多个加权乘法单元的权重。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200880021515.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top