[发明专利]集成电路时钟管理技术

摘要

一种包括第一电路(812)与第二电路(814)之时钟产生器(622)。该第一电路(812)包含用以于第一频率接收第一时钟信号之第一时钟输入端，用以于第一频率接收第二时钟信号之第二时钟输入端，以及输出端。该第二时钟信号与该第一时钟信号之间呈现相位差(out-of-phase)。该第二电路(814)耦接于该第一电路(812)且包含用以接收模式信号之模式信号输入端。该第一电路(812)的输出端用以提供产生时钟信号(generated clock signal)，该产生时钟信号的有效频率系依据该第一与第二时钟信号与该模式信号。

主权项

一种时钟产生器，包括：第一电路(812)，具有第一时钟输入端用以于第一频率接收第一时钟信号，且具有第二时钟输入端用以于该第一频率接收第二时钟信号，以及具有输出端，其中，该第二时钟信号与该第一时钟信号之间具有相位差；以及第二电路(804至810)，耦接于该第一电路(812)，该第二电路具有模式信号输入端(EN_0、EN_90、EN_180、EN_270)用以接收模式信号，其中，该第一电路(GEN_CLK)的输出端用以提供产生的时钟信号且所产生的时钟信号的有效频率以该第一与第二时钟信号和该模式信号为基础。