[发明专利]包括高密度无凸点内建层和密度较低的内核或无内核基板的集成电路封装

摘要

在一些实施例中，提出了包括高密度无凸点内建层和密度较低的内核或无内核基板的集成电路封装。在这点上，介绍了一种设备，其具有第一元件以及耦合到所述第一元件的第二元件，所述第一元件包括：具有有源表面和至少一个侧面的微电子管芯；与所述至少一个微电子管芯侧面相邻的封装材料，其中所述封装材料包括至少一个与所述微电子管芯有源表面基本平齐的表面；设置在所述微电子管芯有源表面和所述封装材料表面的至少一部分上的第一电介质材料层；设置在所述第一电介质材料层上的多个内建层；以及设置在所述第一电介质材料层和所述内建层上并与所述微电子管芯有源表面电接触的多个导电迹线，所述第二元件包括具有多个电介质材料层的基板和用于将顶表面上的导电接触与底表面上的导电接触导电耦合的导电迹线，所述顶表面上的所述导电接触与所述第一元件的所述导电迹线导电耦合。还公开了其他实施例并主张其权利。

主权项

一种装置，包括：第一元件，包括：具有有源表面和至少一个侧面的微电子管芯，与所述至少一个微电子管芯侧面相邻的封装材料，其中所述封装材料包括至少一个与所述微电子管芯有源表面基本平齐的表面，设置在所述微电子管芯有源表面和所述封装材料表面的至少一部分上的第一电介质材料层，设置在所述第一电介质材料层上的多个内建层，以及设置在所述第一电介质材料层和所述内建层上并与所述微电子管芯有源表面电接触的多个导电迹线；以及耦合到所述第一元件的第二元件，所述第二元件包括具有多个电介质材料层的基板和用于将顶表面上的导电接触与底表面上的导电接触导电耦合的导电迹线，所述顶表面上的所述导电接触与所述第一元件的所述导电迹线导电耦合。