[发明专利]用于跨越指令高速缓冲存储器线的指令的预解码修复高速缓冲存储器

摘要

本发明描述处理器中的一种预解码修复高速缓冲存储器，其能够提取和执行可变长度指令，所述可变长度指令具有可在一程序中混合的具有至少两个长度的指令。指令高速缓冲存储器可操作以在指令高速缓冲存储器线中存储具有至少第一长度和第二长度的指令，所述第二长度比所述第一长度长。预解码器可操作以预解码从所述指令高速缓冲存储器提取的具有无效预解码信息的指令，以形成经修复的预解码信息。预解码修复高速缓冲存储器可操作以存储与跨越所述指令高速缓冲存储器中两个高速缓冲存储器线的具有所述第二长度的指令相关联的所述经修复的预解码信息。本发明还描述用于填充所述预解码修复高速缓冲存储器和用于执行跨越两个高速缓冲存储器线的指令的方法。

主权项

一种填充预解码修复高速缓冲存储器的方法，所述方法包括：提取指令的存储在第一高速缓冲存储器线中的第一部分；提取所述指令的存储在下一高速缓冲存储器线中的第二部分；在处理器管线级中预解码所述指令的所述第一和所述第二部分，以形成经修复的预解码信息；以及利用与所述指令相关联的地址在所述预解码修复高速缓冲存储器中写入所述经修复的预解码信息。