[发明专利]用于平面独立栅或环栅晶体管的改进的制造方法

摘要

本发明涉及用于在体半导体衬底上制造平面独立双栅FET或平面环栅FET的方法。本发明包括采用掩埋牺牲层重新填充有源半导体区中的表面凹陷，以及在通过相应的沉积和图案化准备预处理栅叠层之后，在隔离区中形成凹陷，以使凹陷沿着朝向内部衬底的深度方向延伸至允许去除掩埋牺牲层的深度水平，并且导致凹陷沿着沟道方向对栅叠层的一部分产生底切。

主权项

一种用于在体半导体衬底上制造平面独立双栅FET的方法，所述方法包括：a)为衬底(302)提供由隔离区(306)横向限定的有源半导体区(304)以及在半导体层(310)下方掩埋的牺牲层(308)；b)沉积第一栅电介质层(314)和第一栅极层(316)，并且在第一栅极层上沉积硬掩模层(318)；c)按照条带形状横向修整第一栅电介质层和第一栅极层(312，314，316)，以使其沿着指向FET沟道的纵向方向的沟道方向(x)、不仅在有源半导体区(304)中而且在隔离区(306)的一部分上延伸；d)制造源区和漏区；e)在隔离区(306)中制作凹陷(322)，以使凹陷沿着指向内部衬底的深度方向延伸至为蚀刻剂提供至掩埋牺牲层(308)的横向通道的深度水平，并且导致凹陷(322)沿着沟道方向对第一栅叠层(312)的一部分产生底切；f)利用蚀刻剂选择性地去除掩埋牺牲层(308)，从而代替掩埋牺牲层而形成具有半导体隧道壁的隧道(323)；g)在凹陷(322)中以及在半导体隧道壁上沉积第二电介质层(326)和第二栅极层(328)，从而完成栅叠层(312)；h)横向修整栅叠层(312)，从而分隔开顶部栅极层和底部栅极层。